Samsung mengatasi masalah ini dengan menggunakan triple-stacked nanosheet channels untuk memastikan aliran arus yang cukup, teknologi epitaxial canggih untuk lapisan yang halus dan bebas cacat, serta struktur isolasi Middle Dielectric Isolation (MDI) untuk memisahkan dua lapisan transistor tanpa memengaruhi performa.

Samsung mendemonstrasikan teknologi ini dengan gate pitch 42nm, yang mengacu pada jarak antara gerbang transistor yang berdekatan.

Pencapaian ini menunjukkan bahwa arsitektur 3D Stacked FET dapat diterapkan pada node proses canggih di masa depan.

Samsung juga mengevaluasi keseragaman teknologi dengan membandingkan karakteristik listrik dari beberapa struktur di seluruh wafer dan menemukan hasil yang konsisten.

Teknologi baru ini menandai pergeseran signifikan dari desain chip planar tradisional menuju arsitektur transistor tiga dimensi yang sesungguhnya.

Pendekatan ini dapat memungkinkan chip dengan kepadatan transistor yang jauh lebih tinggi, performa lebih baik, dan efisiensi daya yang lebih baik.

>>> Turki dan Paraguay Berebut Kemenangan Perdana di Piala Dunia 2026

Samsung belum mengungkapkan kapan teknologi ini akan dikomersialkan atau digunakan dalam produk massal.